注文金額が
$5000LFECP6E-3FN484C
PBGA484-packaged FPGA chip with 768 configurable logic blocks and a operating frequency of 420 MHz
![ISO14001](/img/about/iso14001.png)
![ISO9001](/img/about/iso9001.png)
![DUNS](/img/about/duns.png)
ブランド: Lattice Semiconductor Corporation
製造元部品 #: LFECP6E-3FN484C
データシート: LFECP6E-3FN484C データシート (PDF)
パッケージ/ケース: 484-BBGA
LFECP6E-3FN484C 概要
The LFECP6E-3FN484C, a member of the Lattice ECP6 FPGA family, is an innovative programmable logic device that offers an exceptional blend of high performance, low power consumption, and advanced security features. Encapsulated within a 484-pin Fine-pitch Ball Grid Array (FBGA) package, this FPGA is well-suited for a wide range of applications including industrial automation, communications, automotive, and consumer electronics. Its key features include 5,200 Look-Up Tables (LUTs), 30 Multiplier-Accumulator blocks, and 196 kilobits of embedded memory, as well as a variety of I/O options such as LVCMOS, LVTTL, and SSTL for seamless integration with other components. Furthermore, the LFECP6E-3FN484C supports configuration through various methods including SPI, JTAG, and selectMAP, providing engineers with the flexibility needed for effective design implementation
特徴
- Extensive Density and Package Options
- 1.5K to 32.8K LUT4s
- 65 to 496 I/Os
- Density migration supported
- sysDSP™ Block (LatticeECP™ Versions)
- High performance multiply and accumulate
- 4 to 8 blocks
- − 4 to 8 36x36 multipliers or
- – 16 to 32 18x18 multipliers or
- − 32 to 64 9x9 multipliers
- Embedded and Distributed Memory
- 18 Kbits to 498 Kbits sysMEM™ Embedded Block RAM (EBR)
- Up to 131 Kbits distributed RAM
- Flexible memory resources:
- − Distributed and block memory
- Flexible I/O Buffer
- Programmable sysI/O™ buffer supports wide range of interfaces:
- − LVCMOS 3.3/2.5/1.8/1.5/1.2
- − LVTTL
- − SSTL 3/2 Class I, II, SSTL18 Class I
- − HSTL 18 Class I, II, III, HSTL15 Class I, III
- − PCI
- − LVDS, Bus-LVDS, LVPECL, RSDS
- Dedicated DDR Memory Support
- Implements interface up to DDR400 (200MHz)
- sysCLOCK™ PLLs
- Up to four analog PLLs per device
- Clock multiply, divide and phase shifting
- System Level Support
- IEEE Standard 1149.1 Boundary Scan, plus ispTRACY™ internal logic analyzer capability
- SPI boot flash interface
- 1.2V power supply
- Low Cost FPGA
- Features optimized for mainstream applications
- Low cost TQFP and PQFP packaging
仕様
パラメータ | 価値 | パラメータ | 価値 |
---|---|---|---|
Series | ECP | Package | Tray |
Product Status | Obsolete | Programmabe | Not Verified |
Number of Logic Elements/Cells | 6100 | Total RAM Bits | 94208 |
Number of I/O | 224 | Voltage - Supply | 1.14V ~ 1.26V |
Mounting Type | Surface Mount | Operating Temperature | 0°C ~ 85°C (TJ) |
Package / Case | 484-BBGA | Supplier Device Package | 484-FPBGA (23x23) |
Base Product Number | LFECP6 |
配送
配送タイプ | 配送料 | リードタイム | |
---|---|---|---|
![]() |
DHL | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
フェデックス | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
UPS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
TNT | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
EMS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
登録された航空便 | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
処理時間:送料は地域や国によって異なります。
支払い
支払条件 | ハンドフィー | |
---|---|---|
![]() |
電信送金 | 銀行手数料 US$30.00 を請求します。 |
![]() |
ペイパル | 4.0%のサービス料がかかります。 |
![]() |
クレジットカード | 3.5%のサービス料がかかります。 |
![]() |
ウエスタンユニオン | charge US.00 banking fee. |
![]() |
送金サービス | 銀行手数料は 0.00 米ドルかかります。 |
保証
1.購入した電子部品には365日保証が含まれており、製品の品質を保証します。
2.受け取った商品の一部が完璧な品質ではない場合、当社は責任を持って返金または交換を手配します。 ただし、商品は元の状態のままでなければなりません。
パッキング
-
ステップ1 :製品
-
ステップ2 :真空包装
-
ステップ3 :静電気防止袋
-
ステップ4 :個包装
-
ステップ5 :梱包箱
-
ステップ6 :バーコード配送タグ
すべての製品は静電気防止袋に梱包されます。 ESD 帯電防止保護を備えた状態で出荷されます。
社外の ESD 梱包ラベルには、部品番号、ブランド、数量などの当社の情報が使用されます。
私たちは出荷前にすべての商品を検査し、すべての製品が良好な状態であることを確認し、部品が新しいオリジナルでデータシートと一致していることを確認します。
すべての商品に問題がないことを確認した後、梱包後、安全に梱包し、グローバルエクスプレスで発送します。 優れた耐穿刺性と耐引裂性を示し、シールの完全性も良好です。
私たちは高品質の製品、思いやりのあるサービス、販売後の保証を提供します
-
豊富な商品を取り揃えておりますので、お客様の様々なニーズにお応え致します。
-
最小注文数量は1個からとなります。
-
最低国際配送料は0.00ドルから
-
全商品365日品質保証