注文金額が
$5000Intel EP2S15F672C5N
Field Programmable Gate Array with Stratix II technology, EP2S15F672C5N
![ISO14001](/img/about/iso14001.png)
![ISO9001](/img/about/iso9001.png)
![DUNS](/img/about/duns.png)
EP2S15F672C5N 概要
The EP2S15F672C5N FPGA from Altera's Stratix II family offers a powerful solution for designers seeking versatility and high performance in their electronic systems. With 15,360 logic elements and 672 Kbits of embedded memory, this FPGA provides ample resources for complex logic functions. The 352 configurable I/O pins allow for flexible connectivity options, enabling seamless integration with other components in the system
特徴
The Stratix II family offers the following features:
15,600 to 179,400 equivalent LEs; see Table 11
New and innovative adaptive logic module (ALM), the basic building block of the Stratix II architecture, maximizes performance and resource usage efficiency
Up to 9,383,040 RAM bits (1,172,880 bytes) available without reducing logic resources
TriMatrix memory consisting of three RAM block sizes to implement true dual-port memory and first-in first-out (FIFO) buffers
High-speed DSP blocks provide dedicated implementation of multipliers (at up to 450 MHz), multiply-accumulate functions, and finite impulse response (FIR) filters
Up to 16 global clocks with 24 clocking resources per device region
Clock control blocks support dynamic clock network enable/disable, which allows clock networks to power down to reduce power consumption in user mode
Up to 12 PLLs (four enhanced PLLs and eight fast PLLs) per device provide spread spectrum, programmable bandwidth, clock switchover, real-time PLL reconfiguration, and advanced multiplication and phase shifting
Support for numerous single-ended and differential I/O standards
High-speed differential I/O support with DPA circuitry for 1-Gbps performance
Support for high-speed networking and communications bus standards including Parallel RapidIO, SPI-4 Phase 2 (POS-PHY Level 4), HyperTransport technology, and SFI-4
Support for high-speed external memory, including DDR and DDR2 SDRAM, RLDRAM II, QDR II SRAM, and SDR SDRAM
Support for multiple intellectual property megafunctions from Altera MegaCore functions and Altera Megafunction Partners Program (AMPPSM) megafunctions
Support for design security using configuration bitstream encryption
Support for remote configuration updates
![Intel Inventory Intel Inventory](/files/uploads/inventory/Intel/Intel.jpg)
仕様
パラメータ | 価値 | パラメータ | 価値 |
---|---|---|---|
Manufacturer: | Intel | Product Category: | FPGA - Field Programmable Gate Array |
Series: | Stratix II EP2S15 | Number of Logic Elements: | 15600 LE |
Adaptive Logic Modules - ALMs: | 6240 ALM | Embedded Memory: | 409.5 kbit |
Number of I/Os: | 366 I/O | Supply Voltage - Min: | 1.2 V |
Supply Voltage - Max: | 1.2 V | Minimum Operating Temperature: | 0 C |
Maximum Operating Temperature: | + 70 C | Mounting Style: | SMD/SMT |
Package / Case: | FBGA-672 | Packaging: | Tray |
Brand: | Intel / Altera | Moisture Sensitive: | Yes |
Number of Logic Array Blocks - LABs: | 780 LAB | Operating Supply Current: | 250 mA |
Operating Supply Voltage: | 1.2 V | Product Type: | FPGA - Field Programmable Gate Array |
Factory Pack Quantity: | 40 | Subcategory: | Programmable Logic ICs |
Total Memory: | 419328 bit | Tradename: | Stratix II |
Part # Aliases: | 967195 |
配送
配送タイプ | 配送料 | リードタイム | |
---|---|---|---|
![]() |
DHL | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
フェデックス | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
UPS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
TNT | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
EMS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
登録された航空便 | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
処理時間:送料は地域や国によって異なります。
支払い
支払条件 | ハンドフィー | |
---|---|---|
![]() |
電信送金 | 銀行手数料 US$30.00 を請求します。 |
![]() |
ペイパル | 4.0%のサービス料がかかります。 |
![]() |
クレジットカード | 3.5%のサービス料がかかります。 |
![]() |
ウエスタンユニオン | charge US.00 banking fee. |
![]() |
送金サービス | 銀行手数料は 0.00 米ドルかかります。 |
保証
1.購入した電子部品には365日保証が含まれており、製品の品質を保証します。
2.受け取った商品の一部が完璧な品質ではない場合、当社は責任を持って返金または交換を手配します。 ただし、商品は元の状態のままでなければなりません。
パッキング
-
ステップ1 :製品
-
ステップ2 :真空包装
-
ステップ3 :静電気防止袋
-
ステップ4 :個包装
-
ステップ5 :梱包箱
-
ステップ6 :バーコード配送タグ
すべての製品は静電気防止袋に梱包されます。 ESD 帯電防止保護を備えた状態で出荷されます。
社外の ESD 梱包ラベルには、部品番号、ブランド、数量などの当社の情報が使用されます。
私たちは出荷前にすべての商品を検査し、すべての製品が良好な状態であることを確認し、部品が新しいオリジナルでデータシートと一致していることを確認します。
すべての商品に問題がないことを確認した後、梱包後、安全に梱包し、グローバルエクスプレスで発送します。 優れた耐穿刺性と耐引裂性を示し、シールの完全性も良好です。
私たちは高品質の製品、思いやりのあるサービス、販売後の保証を提供します
-
豊富な商品を取り揃えておりますので、お客様の様々なニーズにお応え致します。
-
最小注文数量は1個からとなります。
-
最低国際配送料は0.00ドルから
-
全商品365日品質保証