このウェブサイトは Cookie を使用しています。このサイトを使用すると、Cookie の使用に同意したことになります。詳細については、こちらをご覧くださいプライバシーポリシー.

画像は参考用です。製品仕様を参照してください。

注文金額が

$5000

得る $50 割引 !

Intel EP1S10B672C7

Name: EP1S10B672C7
Brand: Intel
Rating: 4.8 (10 reviews)

Stratix I FPGA providing powerful performance with a total of 1057 LABs and 345 IOs for seamless integration

ブランド: Intel

製造元部品 #: EP1S10B672C7

データシート: EP1S10B672C7 データシート (PDF)

パッケージ/ケース: UBGA-672

製品の種類: FPGAs (Field Programmable Gate Array)

RoHS ステータス:

在庫状況: 6,554 個、新しいオリジナル

Warranty: 1 Year Ovaga Warranty - Find Out More

簡単な見積もり

RFQを提出してください EP1S10B672C7 またはメールでご連絡ください: メール: [email protected], 12時間以内にご連絡させていただきます。

数量^*

メール^*

連絡先名^*

会社

述べる

EP1S10B672C7 概要

EP1S10B672C7 is a specific component designation commonly found in electronic devices, particularly in EPROM chips. The alphanumeric code provides essential information about the type, series, unique identifier, and version of the chip. For instance, "EP1" likely signifies the chip type or manufacturer, while "S10" may indicate the series or model. The "B672" serves as a unique identifier within the series, and the "C7" at the end denotes the version or revision of the chip. This detailed information plays a crucial role in accurately identifying and distinguishing between different components within a system, ultimately ensuring the smooth functioning of electronic devices

特徴

Configuration devices for SRAM-based LUT devices offer the following
features:
Configures Altera ACEX 1K, APEX 20K (including APEX 20K, APEX 20KC, and APEX 20KE), APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K (including FLEX 10KE and FLEX 10KA) Mercury, Stratix, Stratix GX, Stratix II, and Stratix II GX devices
Easy-to-use four-pin interface
Low current during configuration and near-zero standby mode current
Programming support with the Altera Programming Unit (APU) and programming hardware from Data I/O, BP Microsystems, and other third-party programmers
Available in compact plastic packages
8-pin plastic dual in-line (PDIP) package
20-pin plastic J-lead chip carrier (PLCC) package
32-pin plastic thin quad flat pack (TQFP) package
EPC2 device has reprogrammable flash configuration memory
5.0-V and 3.3-V in-system programmability (ISP) through the built-in IEEE Std.
1149.1 JTAG interface
Built-in JTAG boundary-scan test (BST) circuitry compliant with IEEE Std. 1149.1
Supports programming through Serial Vector Format File (.svf), Jam Standard Test and Programming Language (STAPL) Format File (.jam), JAM Byte Code File (.jbc), and the Quartus II and MAX+PLUS II softwares using the USB-Blaster, MasterBlaster, ByteBlaster II, EthernetBlaster, or ByteBlasterMV download cable
Supports programming through Programmer Object File (.pof) for EPC1 and EPC1441 devices
nINIT_CONF pin allows INIT_CONF JTAG instruction to begin FPGA configuration

仕様

パラメータ	価値	パラメータ	価値
Manufacturer	Intel	Product Category	FPGA - Field Programmable Gate Array
RoHS	N	Series	Stratix EP1S10
Number of Logic Elements	10570 LE	Adaptive Logic Modules - ALMs	-
Embedded Memory	898.88 kbit	Number of I/Os	345 I/O
Supply Voltage - Min	1.5 V	Supply Voltage - Max	1.5 V
Minimum Operating Temperature	0 C	Maximum Operating Temperature	+ 70 C
Mounting Style	SMD/SMT	Package / Case	UBGA-672
Packaging	["Tray"]	Brand	Intel / Altera
Maximum Operating Frequency	66 MHz	Moisture Sensitive	Yes
Number of Logic Array Blocks - LABs	1057 LAB	Operating Supply Current	37 mA
Operating Supply Voltage	1.5 V	Product Type	FPGA - Field Programmable Gate Array
Factory Pack Quantity	24	Subcategory	Programmable Logic ICs
Total Memory	920448 bit	Tradename	Stratix
Part # Aliases	966636

配送

	配送料	リードタイム
DHL	$20.00-$40.00 (0.50 KG)	2-5 日々
フェデックス	$20.00-$40.00 (0.50 KG)	2-5 日々
UPS	$20.00-$40.00 (0.50 KG)	2-5 日々
TNT	$20.00-$40.00 (0.50 KG)	2-5 日々
EMS	$20.00-$40.00 (0.50 KG)	2-5 日々
登録された航空便	$20.00-$40.00 (0.50 KG)	2-5 日々

処理時間：送料は地域や国によって異なります。

支払い

支払条件		ハンドフィー
	電信送金	銀行手数料 US$30.00 を請求します。
	ペイパル	4.0％のサービス料がかかります。
	クレジットカード	3.5％のサービス料がかかります。
	ウエスタンユニオン	charge US.00 banking fee.
	送金サービス	銀行手数料は 0.00 米ドルかかります。