注文金額が
$50008302502RA
Counter IC Binary Counter 1 Element 4 Bit Positive Edge 20-CDIP
![ISO14001](/img/about/iso14001.png)
![ISO9001](/img/about/iso9001.png)
![DUNS](/img/about/duns.png)
8302502RA 概要
The SN74ALS568A decade counter and ´ALS569A binary counters are programmable, count up or down, and offer both synchronous and asynchronous clearing. All synchronous functions are executed on the positive-going edge of the clock (CLK) input.
The clear function is initiated by applying a low level to either asynchronous clear (ACLR\) or synchronous clear (SCLR\). Asynchronous (direct) clearing overrides all other functions of the device, while synchronous clearing overrides only the other synchronous functions. Data is loaded from the A, B, C, and D inputs by holding load () low during a positive-going clock transition. The counting function is enabled only when enable P (ENP\) and enable T (ENT\) are low and ACLR\, SCLR\, and are high. The up/down (U/D\) input controls the direction of the count. These counters count up when U/D\ is high and count down when U/D\ is low.
A high level at the output-enable () input forces the Q outputs into the high-impedance state, and a low level enables those outputs. Counting is independent of . ENT\ is fed forward to enable the ripple-carry output (RCO\) to produce a low-level pulse while the count is zero (all Q outputs low) when counting down or maximum (9 or 15) when counting up. The clocked carry output (CCO\) produces a low-level pulse for a duration equal to that of the low level of the clock when is low and the counter is enabled (both ENP\ and ENT\ are low); otherwise, CCO\ is high. CCO\ does not have the glitches commonly associated with a ripple-carry output. Cascading is normally accomplished by connecting or CCO\ of the first counter to ENT\ of the next counter. However, for very high-speed counting, should be used for cascading since CCO\ does not become active until the clock returns to the low level.
The SN54ALS569A is characterized for operation over the full military temperature range of -55°C to 125°C. The SN74ALS568A and SN74ALS569A are characterized for operation from 0°C to 70°C.
特徴
- 3-State Q Outputs Drive Bus Lines Directly
- Counter Operation Independent of 3-State Output
- Fully Synchronous Clear, Count, and Load
- Asynchronous Clear Is Also Provided
- Fully Cascadable
- Package Options Include Plastic Small-Outline (DW) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) 300-mil DIPs
仕様
パラメータ | 価値 | パラメータ | 価値 |
---|---|---|---|
Function | Counter | Bits (#) | 4 |
Technology family | ALS | Supply voltage (min) (V) | 4.5 |
Supply voltage (max) (V) | 5.5 | Input type | Bipolar |
Output type | 3-State | Features | High speed (tpd 10-50ns) |
Operating temperature range (°C) | -55 to 125 |
配送
配送タイプ | 配送料 | リードタイム | |
---|---|---|---|
![]() |
DHL | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
フェデックス | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
UPS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
TNT | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
EMS | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
![]() |
登録された航空便 | $20.00-$40.00 (0.50 KG) | 2-5 日々 |
処理時間:送料は地域や国によって異なります。
支払い
支払条件 | ハンドフィー | |
---|---|---|
![]() |
電信送金 | 銀行手数料 US$30.00 を請求します。 |
![]() |
ペイパル | 4.0%のサービス料がかかります。 |
![]() |
クレジットカード | 3.5%のサービス料がかかります。 |
![]() |
ウエスタンユニオン | charge US.00 banking fee. |
![]() |
送金サービス | 銀行手数料は 0.00 米ドルかかります。 |
保証
1.購入した電子部品には365日保証が含まれており、製品の品質を保証します。
2.受け取った商品の一部が完璧な品質ではない場合、当社は責任を持って返金または交換を手配します。 ただし、商品は元の状態のままでなければなりません。
パッキング
-
ステップ1 :製品
-
ステップ2 :真空包装
-
ステップ3 :静電気防止袋
-
ステップ4 :個包装
-
ステップ5 :梱包箱
-
ステップ6 :バーコード配送タグ
すべての製品は静電気防止袋に梱包されます。 ESD 帯電防止保護を備えた状態で出荷されます。
社外の ESD 梱包ラベルには、部品番号、ブランド、数量などの当社の情報が使用されます。
私たちは出荷前にすべての商品を検査し、すべての製品が良好な状態であることを確認し、部品が新しいオリジナルでデータシートと一致していることを確認します。
すべての商品に問題がないことを確認した後、梱包後、安全に梱包し、グローバルエクスプレスで発送します。 優れた耐穿刺性と耐引裂性を示し、シールの完全性も良好です。
私たちは高品質の製品、思いやりのあるサービス、販売後の保証を提供します
-
豊富な商品を取り揃えておりますので、お客様の様々なニーズにお応え致します。
-
最小注文数量は1個からとなります。
-
最低国際配送料は0.00ドルから
-
全商品365日品質保証